ЛОГІЧНІ ЕЛЕМЕНТИ НА ПОЛЬОВИХ ТРАНЗИСТОРАХ

Дуже великий вхідний опір МДП-транзисторів дозволяє створювати ЛЕ динамічного типу з малою площею на кристалі і малою споживаною потужністю при відносно низькому швидкодії. ЛЕ арсенід-галієвих ІС на МЕП-транзисторах (транзисторах з контактом метал-напівпровідник) з каналами л-типу мають надвисоким швидкодією. В основі ЛЕ на ПТ лежать інвертори (ключі) на л канальних МДП-транзисторах і комплементарних транзисторах (розділ 9.3). Розглянемо логічні елементи І-НЕ і АБО-НЕ на л-канальних і комплементарних транзисторах.

На відміну від елементарного інвертора (ключа) (див. Рис. 9.5) в ЛЕ І-НЕ замість одного включено т активних транзисторів, які при тій же структурі і напружених дають в т разів менший струм. На рис. 9.17 зображений ЛЕ І-НЕ з двома послідовно включеними активними транзисторами УТ ₀₁ і УТ ₀₂ і один пасивний УТ _П [6]. Якщо на вхід 1 або вхід 2, або на обидва

входу одночасно подати напругу низького рівня C / °, то або один з відповідних транзисторів, або обидва транзистора УТ ₀₁ і УТ ₀₂ закриті, струм через пасивний транзистор УТ _П не протікає і на виході встановлюється напруга високого рівня і 1 = С / _ІП1 . Якщо ж на входи надходить напруга і 1 у той все активні транзистори відкриті і на виході встановлюється напруга і 0 .

Розглянуті логічні елементи мають приблизно ті ж характеристики і параметри, що і інвертор на рис. 9.5, якщо ввести ефективну питому крутизну активного транзистора До _{л еф} = К _А / т, де К _я – питома крутість окремого транзистора.

Передавальні характеристики, напруга і стійкість ЛЕ визначаються відношенням До _п / К _а зф (К _п – ефективна питома крутість пасивного транзистора). Щоб зберегти ці характеристики незмінними, ЛЕ повинен мати параметр К _п / К _п в т разів менше, ніж у інвертора. На практиці це відношення зменшують за рахунок До _п у проте при цьому пропорційно т повели-

Мал. 9.17

чивается час перемикання, т. е. швидкодію виходить гірше, ніж у окремого інвертора. Швидкодію можна зберегти на рівні інвертора, але при цьому підвищується рівень логічного нуля і 0 і знижується стійкість.

Для реалізації логічної операції АБО-НЕ застосовується паралельне включення активних транзисторів. Якщо хоча б на один з входів подається напруга С / 1 , то відповідний активний транзистор відкритий і на виході встановлюється потенціал і 0 . При С / _вих = Ц ° на всіх виходах всі активні транзистори закриті і на виході встановлюється напруга С / 1 , що дорівнює напрузі харчування.

Передатна характеристика, напруги £ 7 °, £ 7 1 і стійкість перед перешкодами будуть такими ж, як у інвертора при £ / _вх = £ 7 ° на одному з входів і змінюється напрузі на іншому. Якщо на обох входах напруга івменяется одночасно, то £ 7 ° зменшується і стійкість зростає.

На відміну від елемента І-НЕ швидкодію АБО-НЕ вище і мало залежить від числа його входів, оскільки ємності транзисторів ЛЕ складають лише малу частину загальної ємності С _н .

ЛЕ на комплементарних транзисторах І-НЕ (рис. 9.18, а) з послідовним і паралельним включенням відповідно л-канальних і р-канальних транзисторів відповідно мають характеристики і параметри, близькі до инвертору, представленому на рис. 9.8, а, ефективна питома крутість транзисторів якого До _п ^ = К _п / т> До _РЕФ = ТК _р (індекс п відноситься до л канальному, а р – до р-канального МДП-транзистора). При тих же геометричних розмірах транзисторів, що і в

Мал. 9.18

инверторе, ток, що задається л канальними транзисторами у відкритому стані, зменшується в т разів, а струм, що задається р-канальними транзисторами, збільшується в т разів. З ростом т відношення До _паф / К _РЕ ф зменшується і стійкість перед перешкодами

і * падає. Зі зміною т середня тимчасова затримка змінюється порівняно мало в порівнянні з елементом на л-канальних транзисторах. Для т> 5 середня затримка зростає пропорційно т.

Функція АБО-НЕ реалізується за допомогою паралельного включення л-канальних і послідовного включення р канальних транзисторів (рис. 9.18, б). У цьому логічному елементі параметри До _п ^ і К _р ^ в порівнянні з інвертором рівні До _п ^ = = ТК _гГ До _ре ф = К _р / т. З ростом т зменшується стійкість перед перешкодами логічному нулю і® , на противагу попередньому випадку, коли зменшується стійкість перед перешкодами і по

логічної одиниці. Середня тимчасова затримка збільшується пропорційно т, т. Е. Сильніший у порівнянні з елементом І-НЕ. Останні з точки зору швидкодії є кращими, ніж ЛЕ АБО-НЕ.

Крім розглянутих ЛЕ на МДП-транзисторах використовуються також так звані динамічні схеми , в яких відбувається короткочасне запам’ятовування інформації з використанням конденсаторів, сформованих ємностями самих транзисторів з індивідуальними каналами.

У логічних елементах надшвидкодіючих ІС використовуються МЕП-транзистори на основі СААВ.

9.7. Елементи напівпровідникових запам’ятовуючих пристроїв

Цифрові напівпровідникові ІС пам’яті використовуються в оперативних (ОЗУ) і постійних ( ПЗУ) запам’ятовуючих пристроях. ПЗУ зберігають інформацію при відключенні джерела живлення, тоді як в ОЗУ вона втрачається. Статичні ОЗУ пам’яті можуть зберігати інформацію протягом тривалого часу, а динамічні ОЗУ – обмежений час. Статичні ОЗУ володіють максимальною швидкодією, а динамічні ОЗУ забезпечують максимальну інформаційну ємність і мінімальну споживану потужність. Велика частина БІС пам’яті створюються на МДП-транзисторах, а ІС пам’яті – на біполярних

транзисторах, які володіють підвищеною швидкодією, але меншою інформаційною ємністю.

Оперативні ЗУ складаються з накопичувача і схем управління. Дані, які необхідно запам’ятати, зберігаються в накопичувачі. Схеми управління включають підсилювачі, різного роду ключі, комутатори, дешифратори і т. Д.

Накопичувач складається з елементів пам’яті в основному на базі бістабільних осередків (див. П. 9.4), кожна з яких зберігає один біт інформації, відповідної зберігання логічних 0 та 1.

Найчастіше бістабільних осередок є симетричний тригер, що містить два інвертора з перехресними зворотними зв’язками; вихід першого інвертора з’єднаний зі входом другого, а вихід другого – зі входом першого.

У ОЗУ використовується досить багато типів запам’ятовуючих осередків, деякі з них, найбільш поширені, представлені на рис. 9.19.

Осередок на МДП-транзисторах з р каналами є тригер (транзистори УТ, -ут ₄ ) з керуючими ключами УТ ₅ і УТ ₆ , з’єднаних шинами стовпчика У ‘і У “(рис. 9.19, а). При відсутності вибірки напруга на шині X близько до нуля, транзистори УТ ₅ і УТ ₆ закриті, тригер відключений від шин шпальти і елемент пам’яті зберігає раніше записану інформацію.

При запису інформації на одну з шин стовпчика подають напругу £ / °, а на іншу – напруга С / 1 , після цього на адресну шину X надходить позитивний імпульс з амплітудою, близькою до напруги джерела живлення ип , який відкриває транзистори УТ _Г) і УТ _е і в точках Ап в устанавлива-

Мал. 9.19

ються такі ж напруги, що і на шинах У ‘, У “, і тригер знаходиться в необхідному стані.

В режимі зчитування під час вступу на шину X імпульсу вибірки УТ ₅ і УТ ₆ відмикаються і на шинах стовпця встановлюються напруги, що відповідають стану тригера (С / ° на одній з шин і V и на інший), які сприймаються підсилювачем зчитування. Таким чином, імпульс на адресній шині в обох режимах грає роль тактового імпульсу.

На рис. 9.19, б зображена запам’ятовує осередок динамічного типу, в якій інформація зберігається за допомогою конденсаторів З і С ₂ , сформованих транзисторами. алгоритм

запису та зчитування аналогічний попередньому випадку.

При записи на шини У ‘і У “подані відповідно рівні О і – £ _з = і 1 . Рівень – £ _з через ключ УТ ₄ надходить на затвор УТ ,, який буде відкритий. На затвор УТ ₂ подається рівень 0 і він буде закритий . На ємностях з ₁ і с ₂ напруги матимуть значення відповідно і _С1 = – з , і _с2 = 0. Залишковий струм замкненого УТ ₂ малий, і конденсатор с _г буде розряджатися дуже повільно. Отже, і _сл і і _С2 будуть зберігатися тривалий

Для підтримки напруги на ємності постійним при її неминучому розряді при зчитуванні здійснюють регенерацію, тобто. Е. Періодично роблять запис того ж коду. Динамічні запам’ятовуючі осередки через відсутність джерела живлення в режимі зберігання не споживають потужності, тому вони економічніше статичних.

Запам’ятовуючі осередки на МДП (МОП) -транзісторах економічніше і компактніше в порівнянні з осередками на біполярних транзисторах. Однак останні мають краще швидкодією, ніж МДП-осередки.

Серед БТ найбільшого поширення набули осередки пам’яті статичного типу. Приклад такого осередку на основі МЕТ УТ! і УТ ₂ зображений на рис. 9.20 [6]. Шина рядки X ‘виконує також роль

Мал. 9.20

лінії живлення, на неї подається мінусовій потенціал. Емітери Е _т2 і Е ₂₂ з’єднані з шинами стовпчика У ‘і У “і застосовуються для запису і зчитування.

Друга шина рядки X “, яка також використовується як шина харчування, на неї подається плюс. Транзистори УТ ₃ і УТ ₄ разом з генераторами / _у і резисторами не входять до елемент пам’яті і служать для його управління.

У режимі зберігання при одному стійкому стані УТ ₁ відкритий і насичений, а УТ ₂ закритий, т. Е. Г / _КЕ1 = £ / _КЕнас ~ ОД В, і _ке2 ^ ~ £ / ‘ _п = і _х >’ – їх ‘. В іншому стійкому стані, навпаки, УТ ₁ закритий, а УТ ₂ насичений, т. Е. 17 _КЕ1 = 1М ” _п , і _КЕ2 = і _КЕіас . На бази УТ ₃ і УТ ₄ подають однакові напруги. На шинах У ‘і У “ встановлюються також однакові напруги, при цьому в керуючих емітерів Е ₁₂ , Е ₂₂ струми практично відсутні.

В режимі зчитування на шині X ‘підвищується напруга, на шині X “ також підвищується напруга на таку або більшу величину. При УТ, відкритому, а УТ ₂ закритому напруга і Б2 на УТ ₂ збільшується так само, як і на шині X’. Ток в емітер Е ₂₁ дорівнює нулю, тому напруга на шині у “(£ / _у “) не змінюється. у керуючому емітер Е ₁₂ транзистора УТ ₁ з’являється струм зчитування. напруга С / _у * підвищується, а емітерний перехід УТ ₃ закривається. напруга і _Б1 транзистора УТ ₁ в перший момент стрибком змінюється, керуючий емітерний перехід відмикається і С / _Б1 ачінают змінюватися, після чого керуючий емітерний перехід відмикається і [/ _Б1 починає змінюватися з тією ж швидкістю, що і та у. На шинах У ‘і У “виникає різниця напруг, що надходить на підсилювач зчитування.

Затримка між надходженням імпульсу вибірки на шину X ‘ і моментом спрацьовування підсилювача зчитування (час зчитування) визначається процесом заряду ємності шини З _у струмом елемента пам’яті. При УТ! насиченому, а УТ ₂ закритому в режимі запису одночасно з подачею імпульсу вибірки на шину X ‘ підвищується напруга на базі транзистора УТ ₄ . В результаті УТ, замикається і великий струм генератора / _у тече

через емітер Е ₂₂ , переводячи УТ ₂ в режим насичення, при цьому напруга на колекторі знижується. Транзистор УТ, в результаті замикається. На Е ₁₂ буде зворотна напруга через зростання напруги на базі УТ ₃ і на шині У ‘.

Недоліком розглянутої пам’ятною осередки є відносно низька швидкодія через процес розсмоктування надлишкових неосновних носіїв в транзисторі, перемикати з режиму насичення в закритий стан в режимі запису. Час зчитування має помітну величину через малого струму зчитування / _рах .

Для збільшення / _рах підключають генератор струму до шин X ‘і X “, а прискорення часу розсмоктування досягається введенням в схему діодів, що включаються паралельно і І ₂ .

З відомих біполярних структур для НВІС найбільш придатні структури з інжекційних харчуванням.

ПОЛЬОВІ (КАНАЛЬНІ) ТРАНЗИСТОРИ

Польовий транзистор – напівпровідниковий прилад, у якому струм створюють основні носії під дією повздовжнього електричного поля. Керування величиною струму здійснюється поперечним електричним полем, яке створюється напругою, що прикладена до керуючого електрода (затвору). Цей прилад має високий коефіцієнт підсилення і високий вхідний опір.

Рис. 7.1. Схематичне зображення польового транзистора з керуючим p‑n переходом і схема його увімкнення

Найпростіший польовий транзистор становить тонку пластинку напівпровідникового матеріалу з одним p‑n переходом у центральній частині та з невипрямляючими контактами по краях (Рис. 7.1). Дія цього приладу грунтується на залежності товщини p‑n переходу від прикладеної до нього напруги. Оскільки p‑n перехід (запірний шар) майже цілком позбавлений рухомих носіїв заряду, його провідність практично рівна нулеві. Таким чином, у пластинці напівпровідника утвориться струмопровідний канал, перетин якого залежить від товщини p‑n переходу (запірного шару). Якщо увімкнути джерело живлення , як показано на Рис. 7.1, то через пластинку напівпровідника між невипрямляючими контактами потече струм. Напівпровідникова область, від якої починають рух основні носії, називається витоком, а область, до якого вони рухаються через канал, — стоком.

Напівпровідникова область, що використовується для управління величиною струму, який протікає через канал, називається затвором. До кожної з областей приєднуються виводи, що носять відповідні назви (витоку, стоку і затвора). Величина струму в каналі (при і ) залежить від опору пластинки між стоком і витоком, тобто від ефективної площі поперечного перерізу каналу.

Джерело створює негативну напругу на затворі, що спричиняє збільшення товщини p‑n переходу та зменшення перетину каналу.

Зі зменшенням перетину каналу збільшується опір між витоком і стоком та знижується величина струму . Зменшення напруги на затворі викликає зменшення опору каналу і зростання струму . Отже, струм, що протікає через канал, можна модулювати сигналами, позитивними відносно затвора.

Оскільки p‑n перехід затвора увімкнений у зворотньому напрямку, вхідний опір приладу дуже великий.

Негативна напруга, яка прикладена до затвора (відносно витоку), може викликати таке розширення p‑n переходу, при якому струмопровідний канал виявиться перекритим. Ця напруга називається граничною (або напругою відсічки).

До p‑n переходу затвора прикладена не тільки напруга , але і напруга, яка виділяється на розподіленому опорі каналу і створена струмом, який протікає від витоку до стоку. Тому ширина p‑n переходу в стоку збільшиться, а ефективний перетин каналу відповідно зменшиться (Рис. 7.1).

Прилади даного типу називаються польовими (канальними) транзисторами з керуючим p‑n переходом. Робота цих транзисторів базується на модуляції ефективного перетину каналу, що здійснюється зміною товщини запірного шару зворотно зміщеного p‑n переходу.

В даний час широке поширення одержали польові транзистори з ізольованим затвором, так звані МДН‑транзистори (метал — діелектрик— напівпровідник) або МОН‑транзистори (метал — окисел — напівпровідник).

В транзисторах з ізольованим затвором модуляція провідності каналу здійснюється за допомогою металевого електрода, відділеного від каналу тонким шаром діелектрика.

Конструкція такого приладу схематично наведена на Рис. 7.2. Основою приладу служить пластинка (підкладка) зі слаболегованого кремнію з p‑провідністю. Стік і витік володіють n‑провідністю. Між ними проходить вузька слаболегована смужка кремнію з n‑провідністю (канал). Затвор виконується у виді металевої пластинки, яка ізольована від каналу шаром діелектрика.

Канал може збіднюватися або збагачуватися рухомими носіями заряду (електронами) шляхом прикладання до затвора негативної або позитивної напруги (відносно витоку). При негативній напрузі на затворі електрони провідності, “виштовхуються” з області каналу в об’єм напівпровідника підкладки. При подачі на затвор позитивної напруги відбувається “втягування” електронів провідності з підкладки в канал. Отже, зміна напруги на затворі викликає зміну провідності каналу (і, відповідно, струму, який протікає через цей канал).

При протіканні струму через канал потенціал стоку підвищується. Це викликає збіднення основними носіями (електронами) області каналу, розташованої поблизу стоку, що рівносильно звуженню ефективного перетину каналу транзистора з керуючим p‑n переходом.

У такий спосіб на відміну від польового транзистора з керуючим p‑n переходом транзистор з ізольованим затвором може працювати з нульовим, негативним або позитивним зміщенням. Іншою важливою перевагою польових транзисторів з ізольованим затвором є дуже високий вхідний опір, обумовлений опором ізолюючого прошарку між затвором і каналом.

Розглянутий польовий транзистор з ізольованим затвором, у якому канал між стоком і витоком отриманий технологічним шляхом, називається МДН‑транзистором із вбудованим каналом.

Рис. 7.2. Структура польового МДН-транзистора із вбудованим каналом

Рис. 7.3. Структура польового МДН-транзистора з індукованим каналом

Різновидом польових транзисторів з ізольованим затвором є прилади, у яких відсутня керована провідність між областями стоку і витоку при напрузі між затвором і витоком, рівній нулеві. Це МДН‑транзистори з індукованим каналом (Рис. 7.3).

Ключові схеми

Транзисторні ключові схеми є основою всієї напівпровідникової цифрової схемотехніки. Ключова схема призначена для комутації (перемикання) струму в навантаженні і містить джерело напруги живлення, навантаження (резистор R) і ключ (Кл). Напівпровідниковий ключ подібний механічному вимикача (рис. 3.5, а). Якщо ключ ідеальний, тобто його опір в розімкнутому стані нескінченно велике, а в замкнутому дорівнює нулю, то струм в ланцюзі при розімкнутому ключі I = 0, а при замкнутому I = E / R. Нехай за вихідну напругу U вих прийнято напруга між корпусом і точкою К. Тоді при розімкнутому ключі, коли падіння напруги на опорі R відсутня, потенціал точки До буде дорівнює потенціалу джерела Е і, отже, U вих = Е.

Коли ж ключ замкнутий, то падіння напруги на опорі від протікає по ньому струму повністю врівноважує напруга джерела IR = Е, потенціал точки До дорівнює потенціалу корпусу, прийнятому за нульовий рівень, і, отже, U вих = 0.

Побудувавши в координатах I-U по точках Е і Е / R навантажувальну пряму (рис. 3.5, б) і розглядаючи вісь абсцис як вольт-амперну характеристику ключа в розімкнутому стані, а вісь ординат – в замкнутому, прийдемо до висновку, що точка А визначає стан схеми при замкнутому, а точка В – при розімкнутому ключі. Для ідеального ключа коефіцієнт використання напруги живлення K і = (U B -U A) / E = 1.

Якщо ж ключ неідеальний, то в замкнутому стані він володіє хоч невеликим, але внутрішнім опором R вн, а в розімкнутому стані – не безкінечне великим, а кінцевим опором ізоляції R з (рис. 3.5, в). Точки А і В перетину навантажувальної прямої з вольт-амперними характеристиками реального ключа змістяться в порівнянні з ідеальним ключем, діапазон зміни вихідної напруги зменшиться до значення AU і, значить, коефіцієнт використання напруги K і = ΔU / E

Рис. 3.5. Ключова схема (а); її ідеальна (б) і реальна (в) характеристики

Ключова схема на біполярному транзисторі

У напівпровідникової ключовий схемою роль ключа виконує біполярний транзистор, включений за схемою з загальним емітером, або польовий – по схемі із загальним витоком.

Розглянемо ключ на біполярному транзисторі (рис. 3.6, а).

Управління таким ключем здійснює сигнал U вх. При U вх = 0 струм бази I Б теж дорівнює нулю і стан схеми визначається точкою В (рис. 3.6, б) перетину навантажувальної прямої з вихідною характеристикою транзистора при

Рис. 3.6. Ключова схема на біполярному транзисторі (а), її вихідні вольт-амперні характеристики (б)

I Б = 0. Транзистор знаходиться в стані відсічення, що рівносильно розімкненим ключу, і вихідна напруга, яке визначається потенціалом точки К, одно U KЕ отс, тобто дещо менше, ніж Е к. При UΒΧ, достатньому для створення базового струму I Б нас, переводящего транзистор в режим насичення, напруга U ке складає долі вольт. У цьому випадку стан схеми визначається точкою А, що рівносильно замкнутому ключу, і вихідна напруга дорівнює U КЕ нас, тобто трохи вище нульового рівня.

Таким чином, транзистор поводиться як неідеальний ключ і коефіцієнт

На подібних ключових схемах реалізуються різні функції алгебри логіки. З’ясуємо, яку логічну функцію реалізує ключова схема на рис. 3.6, а. Якщо на вході ключа високий потенціал, то транзистор відкритий, струм колектора створює на опорі навантаження R н падіння напруги, так що потенціал колектора – низький, відповідний точці А. Навпаки, коли на вході ключа низький потенціал, транзистор закритий, а на його колекторі високий потенціал, відповідний точці В. Таким чином, ключова схема інвертує рівень вхідного сигналу незалежно від того, яким рівнем закодовані нуль і одиниця.

Отже, найпростіша ключова схема на транзисторі з навантаженням в ланцюзі колектора, з якого знімається вихідна напруга, є інвертором, які реалізують функцію НЕ як в позитивній, так і в негативній логіці.

Перемикання транзистора з одного стану в інший відбувається не миттєво, для цього потрібно нехай невелике, але кінцевий час. Саме цей час визначає швидкодію всіх цифрових пристроїв.

При протіканні струму через біполярний транзистор в базі відбувається накопичення неосновних носіїв. Причому чим більше колекторний струм, тим більше носіїв до цього моменту має бути накопичено в базі, тобто в базі створюється заряд QБ. Після того як керуюча напруга UБе стає замикаючим, колекторний струм I До продовжує ще деякий час залишатися незмінним за рахунок надлишку носіїв у базі. Цей відрізок часу ίρ називають часом розсмоктування неосновних носіїв з області бази. Лише після часу t p відбувається перехід транзистора зі стану насичення в стан відсічення і струм I K знижується до рівня I K0, відповідного замкненого станом ключовий схеми (точка В на вольт-амперних характеристиках).

Рис. 3.7. Транзистор Шотткі: принципова схема (а), умовне позначення (б)

Етап розсмоктування можна усунути, якщо транзистору після відмикання створити режим, коли він знаходиться на кордоні між станом насичення і активним режимом роботи. Для цього в інтегральних схемах використовується діод Шотткі, включений паралельно база-колекторного переходу транзистора. Така структура називається транзистором Шотткі (рис. 3.7, а, б).

Нагадаємо, що в активному режимі перехід база-колектор транзистора зміщений у зворотному напрямку (див. Параграф 1.3, рис. 1.8, а), тобто потенціал бази, підключеної до ί / ΒΧ, багато нижче потенціалу колектора. Зі збільшенням струму транзистора потенціал колектора знижується і, наближаючись до насичення, стає нижче потенціалу бази. При цьому в базі починають накопичуватися надлишкові неосновні носії, збільшуючи заряд q Б підвищуючи ступінь насичення транзистора. Якби в схемі на рис. 3.7, а був відсутній діод, то зі збільшенням струму потенціал точки b знизився б настільки, що настав насичення транзистора. Цього в схемі не відбувається, так як при незначному (менше 0,1 В) зниженні потенціалу точки b відносно точки а відмикається діод Шотткі і надлишковий заряд q Б видаляється з області бази в колектор.

Діод Шотткі в інтегральному виконанні являє собою контакт металу з колекторної областю транзистора і становить єдину структуру. В даний час транзистор Шоттки є основою для біполярних цифрових інтегральних схем (ІС).

Ключова схема на комплементарних транзисторах

Польові транзистори дуже широко використовуються в цифрових ІС. Так само як і біполярний, польовий транзистор може бути покладений в основу транзисторного ключа, що реалізує функцію НЕ, тобто інвертора. Однак якщо ключ на біполярному транзисторі майже не споживає потужності тільки в закритому стані, то на польових транзисторах можна реалізувати ключ, практично не споживає потужності від джерела живлення як у закритому, так і у відкритому стані.

Створити на МОП-транзисторах інвертор, не споживає потужності при будь-якому сигналі на виході, дозволяють так звані комплементарні (взаємодоповнюючі) транзистори (КМОП), що представляють дві МОП-транзистора VT1 і VT2 з каналами протилежного типу, затвори і стоки яких з’єднані паралельно (рис. 3.8). Схема симетрична: коли один з транзисторів відкритий і виконує роль замкнутого ключа, інший закритий і служить опором навантаження.

Розглянемо роботу КМОП-транзисторів при позитивній логіці і позитивної полярності напруги живлення і сигналів. Витік і підкладка транзистора VT1 підключені до нульового потенціалу корпусу, а витік і підкладка транзистора VT2 – до потенціалу + Е джерела живлення. Тому при подачі на вхід схеми логічного нуля (UΒΧ = 0) різниця потенціалів між затвором і витоком першого транзистора UЗІ1 = Uвх – 0 = 0 і VT1 замкнений. Напруга між затвором і витоком другого транзистора U ЗІ2 = U вх – Е = 0 – Е = -Е, і транзистор VT2 виявляється в стані глибокого насичення. Через нього, як через замкнутий ключ, потенціал + Е поданий на вихід (U вих ≈ + E), реалізуючи тим самим на виході логічну одиницю. При цьому загальний для обох транзисторів струм I з близький до нуля, тому що опір замкненого транзистора VT1 досить велике.

Рис. 3.8. Інвертор на КМОП-транзисторах

Якщо ж на вхід подана логічна одиниця (тобто U вх ≈ + Е), то UЗІ1 = U вх – 0 ≈ + E-0 = + E і транзистор VT1 виявиться відкритим, а транзистор VT2 – закритим, так як U ЗІ2 = U BX – E ≈ + Е – Е ≈ 0. Значить, через замкнутий ключ VT1 на вихід буде поданий нульовий потенціал корпусу U вих ≈ 0, реалізуючи на виході логічний нуль. При цьому загальний струм / с залишиться близьким до нуля, тому що буде досить великим опір замкненого транзистора VT2.

Таким чином, в будь-якому статичному стані схема практично не споживає потужності від джерела живлення. Струм через обидва транзистора протікатиме тільки під час перемикання, коли один з транзисторів ще не закриється, а інший – вже прочиниться.

Ключова схема на КМОП-транзисторах близька до ідеального ключу, і коефіцієнт використання напруги джерела живлення в такому инверторе До і = U виx / E ≈ 1.

Працездатність такого інвертора не залежить від напруги живлення за умови, що воно не менше подвоєного значення порогового напруги транзистора (E ≥ 2UЗІ пір), тому схема може працювати при великих розкидах напруги живлення.

Завдяки високому значенню коефіцієнта використання напруги живлення, малої споживаної потужності і високій швидкодії ключові схеми на КМОП-транзисторах знайшли широке застосування в інтегральній схемотехніці.